首頁>ICS93705YFLF-T>規(guī)格書詳情
ICS93705YFLF-T中文資料瑞薩數(shù)據(jù)手冊PDF規(guī)格書
| 廠商型號(hào) |
ICS93705YFLF-T |
| 功能描述 | DDR Phase Lock Loop Zero Delay Clock Buffer |
| 文件大小 |
343.38 Kbytes |
| 頁面數(shù)量 |
9 頁 |
| 生產(chǎn)廠商 | Renesas Technology Corp |
| 企業(yè)簡稱 |
RENESAS【瑞薩】 |
| 中文名稱 | 瑞薩科技有限公司官網(wǎng) |
| 原廠標(biāo)識(shí) |  |
| 數(shù)據(jù)手冊 | |
| 更新時(shí)間 | 2025-5-9 8:10:00 |
| 人工找貨 | ICS93705YFLF-T價(jià)格和庫存，歡迎聯(lián)系客服免費(fèi)人工找貨 |
ICS93705YFLF-T規(guī)格書詳情
Product Description/Features:
? Low skew, low jitter PLL clock driver
? I2
C for functional and output control
? Feedback pins for input to output synchronization
? Spread Spectrum tolerant inputs
? 3.3V tolerant CLK_INT input
Switching Characteristics:
? PEAK - PEAK jitter (66MHz): <120ps
? PEAK - PEAK jitter (>100MHz): <75ps
? CYCLE - CYCLE jitter (66MHz):<120ps
? CYCLE - CYCLE jitter (>100MHz):<65ps
? OUTPUT - OUTPUT skew: <100ps
? Output Rise and Fall Time: 450ps - 950ps
? DUTY CYCLE: 49 - 51
| 供應(yīng)商 | 型號(hào) | 品牌 | 批號(hào) | 封裝 | 庫存 | 備注 | 價(jià)格 |
|---|---|---|---|---|---|---|---|
ICS |
24+ |
SSOP |
990000 |
明嘉萊只做原裝正品現(xiàn)貨 |
詢價(jià) | ||
ICS |
23+ |
TSSOP-28 |
20000 |
全新原裝假一賠十 |
詢價(jià) | ||
ICS |
24+ |
TSSOP |
80000 |
只做自己庫存,全新原裝進(jìn)口正品假一賠百,可開13%增 |
詢價(jià) | ||
ICS |
2004 |
TSSOP-28 |
2414 |
一級(jí)代理,專注軍工、汽車、醫(yī)療、工業(yè)、新能源、電力 |
詢價(jià) | ||
ICS |
2025+ |
SSOP28 |
3720 |
全新原廠原裝產(chǎn)品、公司現(xiàn)貨銷售 |
詢價(jià) | ||
ICS |
24+ |
SSOP-48 |
2987 |
只售原裝自家現(xiàn)貨!誠信經(jīng)營!歡迎來電! |
詢價(jià) | ||
ICS |
25+ |
SSOP |
54648 |
百分百原裝現(xiàn)貨 實(shí)單必成 歡迎詢價(jià) |
詢價(jià) | ||
ICS |
22+ |
SSOP-28 |
5000 |
只做原裝,假一賠十 |
詢價(jià) | ||
ICS |
24+ |
SSOP |
2560 |
絕對原裝!現(xiàn)貨熱賣! |
詢價(jià) | ||
ICS |
20+ |
SSOP28 |
2960 |
誠信交易大量庫存現(xiàn)貨 |
詢價(jià) |
